Universidade Federal Do Rio Grande do Sul

Guilherme Martins Soares – 00217055
Natália Capra Ferrazzo – 00243977
Rafael Corrêa de Lima – 00266206

Half Adder e Full Adder 4 Bits

Porto Alegre – RS
Fevereiro de 2021

1. Introdução

O experimento a ser relatado faz parte do projeto 3 da disciplina de Eletrônica Digital, obrigatória para o currículo de Engenharia Física da UFRGS. Um *Adder(*somador*)* é um circuito digital lógico que é muito utilizado na adição de números. Em muitos computadores e outros tipos de processadores eles são utilizados no cálculo de endereços de memória, bem como outras atividades relacionadas. Somadores são classificados em dois tipos: *Half Adder* e *Full Adder.*

Tanto o *half* quanto o *full* são construídos utilizando portas lógicas, a diferença entre eles está no número de entradas que cada um aceita. No caso do *half adder* nós temos apenas dois valores de entrada e dois valores de saída (resultado da soma e o carry). Já o *full adder* possui três valores de entrada sendo um deles o carry de uma operação de soma anterior, e as mesmas saídas. Neste projeto utilizamos os dois no cálculo de 4 bits *bit-by-bit* (com o primeiro bit sendo zero).

2. Materiais e métodos

2.1. Microcap

Para este procedimento foi utilizado o software Microcap (http://www.spectrum-soft.com/index.shtm). Microcap é um software de projeto e simulação de circuitos elétricos desenvolvido pela *Spectrum Software.*

2.2 Portas AND

A porta AND é aquela que executa a multiplicação de duas ou mais variáveis booleanas. Sua representação algébrica para duas variações é **S=A.B**. Na Tabela 1, onde é apresentada a tabela verdade da porta AND, iremos encontrar o modo como a função se comporta. É possível notar que a única possibilidade de termos o sinal lógico 1 na saída é quando ambas as entradas receberem o sinal lógico 1.

Tabela AND: S=A.B		
A	B	S
0	0	0
0	1	0
1	0	0
1	1	1

Tabela 1: representação da tabela verdade da porta AND.

2.3. Portas OR

A porta OR assume o nível lógico 1 quando uma ou mais variáveis de entrada forem iguais a 1 e assume nível lógico 0 se, e somente se, todas as variáveis de entrada forem iguais a 0. Sua representação algébrica para duas variáveis é dada por **S=A+B**. Na Tabela 2 é apresentada todas as possíveis situações com os respectivos valores que a função OR assim.

Tabela OR: S=A+B		
A	B	S
0	0	0
0	1	1
1	0	1
1	1	1

Tabela 2: representação da tabela verdade da porta OR.

2.4. Portas XOR

A porta XOR consiste em fornecer nível lógico 1 à saída quando as variáveis de entrada forem diferentes entre si. Sua representação algébrica é dada por **S=A⊕B.** Na Tabela 3 é apresentada todas as situações possíveis para duas entradas. Uma observação importante é que, ao contrário de outros blocos lógicos básicos, o circuito XOR só pode ter duas variáveis de entrada, fato este devido à sua definição básica.

Tabela XOR: S=A⊕B		
A	B	S
0	0	0
0	1	1
1	0	1
1	1	0

Tabela 3: representação da tabela verdade da porta XOR.

2.5 *Carry*

O bit de carry ocorre quando uma soma entre dois bits resulta em um valor que não pode ser representado por apenas um bit. Caso fosse uma soma

decimal ele seria considerado o “vai-um” que ocorre quando somamos 9+8, por exemplo. Esse bit é passado adiante para o próximo somador de bits.

3. Procedimento experimental

Os circuitos foram montados no software Microcap.

3.1. *Half Adder(bit 0)*

Para a primeira soma utilizamos um *half adder.* Podemos fazer isso aqui pois não há a necessidade de um carry de entrada vindo de um somador anterior. O período de *clock* utilizado em X1 é de $2ms$, e no X2 $1ms$. Todos os gráficos foram criados com um período total de $100ms$.



Figura 1



Figura 2: Gráfico com os valores de entrada(F0 e P0) e saída(S0 e C0)

3.2. *Full Adder (*bits 1, 2 e 3*)*

Nos bits seguintes utilizamos o *full adder*, pois agora tomamos também como valor de entrada o bit de carry do somador anterior. A cada somador o período de clock é dobrado, ou seja como X1 começou com $2ms$, X3 ficou $4ms$, X5 ficou $8ms$ e X7 $16ms$. Isso se repete para os períodos de X2, X4, X6 e X8.

Diferente do *half adder,* aqui é importante notar que o *carry* do bit anterior deve ser levado em conta tanto na soma de bits, quanto na decisão de propagar ou não esse *carry* para o somador seguinte. Ou seja, aqui devemos verificar se ambas as entradas de clock são '1' e também aplicar um *AND* entre a soma resultante desses bits e o carry que veio do somador anterior.



Figura 3: Imagem do Full Adder do 2° bit. Todos os outros que vem depois são idênticos a este



Figura 4: Gráfico dos valores de entrada e saída do 2° bit. Note que agora o C0 é um valor de entrada.



Figura 5:Gráfico dos valores de entrada e saída do 3° bit.



Figura 6: Gráfico dos valores de entrada e saída do 4° bit.

.

4. Discussão de resultados

Observando os gráficos notamos um perfeito funcionamento do somador de 4 bits bem como suas partes. Selecionando os valores corretos a se mostrar no gráfico fica bem evidente que a mudança nos valores de entrada (Fn e Pn) gera uma alteração coerente nos valores de saída(Soma e carry out). Não apenas isso, podemos tirar outras relações que possam vir a ser interessantes de se observar como comparar o comportamento dos *carries* subsequentes em relação ao *carry-out* inicial.

5. Conclusão

Neste experimento, observamos em primeira mão o funcionamento das portas lógicas e como diversas combinações delas geram outros dispositivos com funcionalidades extremamente úteis. Com alguma pesquisa externa também foi possível perceber que tais circuitos como o *full adder* e o *half adder* podem ser reconstruídos utilizando portas lógicas diferentes e ainda obtendo-se o mesmo resultado, ou seja podemos otimizar o circuito de acordo com algumas restrições como custo de projeto, ou material disponível.

6. Bibliografia

[1] Explanation of Half Adder and Full Adder with Truth Table. Disponível em: <https://www.elprocus.com/half-adder-and-full-adder/>. Acesso em: 24 fev. 2021.

[2] PORTAS LÓGICAS EM SISTEMAS DIGITAIS in: EMBARCADOS. Disponível em <https://www.embarcados.com.br/portas-logicas/>Acesso em 24 fev. 2021